UROPEAN PATENT OFF

acts of Japan

TION NUMBER

11150451 02-06-99

y'

LICATION DATE
PLICATION NUMBER

: 14-11-97 : 09313342

APPLICANT:

NEC CORP;

INVENTOR:


IKEDA ATSUSHI;

INT.CL.

H03K 5/00 G06F 1/24 G06F 1/04

TITLE

ASYNCHRONOUS RESET CIRCUIT



ABSTRACT :

PROBLEM TO BE SOLVED: To surely reset a synchronization circuit, even when an asynchronous reset signal is received in whatever a timing.

SOLUTION: An asynchronous clock generating circuit 20 generates and outputs a clock signal CLK2 the leading and trailing of which do not interfere with the edges of the clock signal CLK that is received. A latch circuit 30 based on the clock signal CLK2 generates and outputs a reset signal XRS2 the leading and trailing of which do not interfere with the edges of the clock signal CLK from an asynchronous reset signal XRS. The reset signal XRS2 outputted from the latch circuit 30 resets a synchronization circuit 10.

COPYRIGHT: (C)1999,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平11-150451

(43)公開日 平成11年(1999)6月2日


(51) Int.CL.6		織別紀号	ΡI				
нозк	5/00	·	H03K G06F	5/00 1/04 1/00	V A		
G 0 6 F	1/24						
	1/04				3 5	0 B	
			海拉客	球 有	菌求項の数	6 OL	(全 8 頁)
(21)山嶼番号		特顧平9-313342	(71)出廢人		1237 短株式会社		
(22)出版日		平成9年(1997)11月14日		建京繁	港区芝五丁目	7巻1号	
			(72) 発明者	地田	壞		
				東京都 式会社	港区芝五丁目 内	7番1号	日本電気株
			(74)代理人	、 弁理士	潜林 忠	(外4名)	•

(54)【発明の名称】 非周期リセット回路

(57)【要約】

【課題】 非同期リセット信号がどのようなタイミング で入力された場合においても確実に同期回路をリセット する。

【解決手段】 入力されるクロック信号CLKから、立ち上がり及び立ち下がりが、クロック信号CLKのエッジにかからないようなクロック信号CLK2を生成し、出力する非同期クロック生成回路20と、クロック信号CLK2に基づいて、非同期リセット信号XRSから、立ち上がり及び立ち下がりがクロック信号CLKのエッジにかからないリセット信号XRS2を生成し、出力するラッチ回路30とを設け、ラッチ回路30から出力されたリセット信号XRS2に基づいて同期回路10のリセット動作を行う。



特闘平11-150451

【特許請求の範囲】

【請求項1】 第1のクロック信号と該第1のクロック 信号とは同期していない非同期リセット信号とが入力さ れ、前記第1のクロック信号に基づいて駆動するととも に、前記非同期リセット信号に基づいてリセット動作が 行われる同期回路を有してなる非同期リセット回路にお しって、

前記第1のクロック信号から、立ち上がり及び立ち下が りが、該第1のクロック信号のエッジにかからないよう な第2のクロック信号を生成し、出力する非同期クロッ 10 【0001】 ク生成手段と.

前記第2のクロック信号に基づいて 前記非同期リセッ ト信号から、立ち上がり及び立ち下がりが前記第1のク ロック信号のエッジにかからないりセット信号を生成 し、出力するラッチ手段とを有し、

該ラッチ手段から出力されたリセット信号に基づいて前 記同期回路のリセット動作が行われることを特徴とする 非同期リセット回路。

【請求項2】 請求項上に記載の非同期リセット回路に おいて、

前記ラッチ手段は、前記非同期リセット信号を、前記第 2のクロック信号でラッチし、該第2のクロック信号に 同期させることにより、立ち上がり及び立ち下がりが前 記第1のクロック信号のエッジにかからないリセット信 号を生成することを特徴とする非同期リセット回路。

【請求項3】 請求項1または請求項2に記載の非同期 リセット回路において、

前記非同期クロック生成手段は、

前記第1のクロック信号を所定時間だけ遅延して出力す る第1の遅延手段と、

該第1に遅延手段から出力された信号を所定時間だけ遅 延して出力する第2の遅延手段と、

前記第1及び第2の遅延手段から出力された信号に基づ いて前記第2のクロック信号を生成するXORゲートと を有することを特徴とする非同期リセット回路。

【請求項4】 請求項3に記載の非同期リセット回路に おいて、

前記ラッチ手段は、

前記非同期リセット信号を一方の入力とする第1のNO Rゲートと、

前記第2のクロック信号を一方の入力とする第2のNO Rゲートとを有し、

前記第1のNORゲートの他方の入力端子には前記第2 のNORゲートの出力繼子が接続され、

前記第2のNORゲートの他方の入力端子には前記第1 のNORゲートの出力端子が接続され、

前記第1のNORゲートの出力を前記リセット信号とし て出力することを特徴とする非同期リセット回路。

【請求項5】 請求項1または請求項2に記載の非同期 リセット回路において、

前記非同期クロック生成手段は、

前記第1のクロック信号を所定時間だけ遅延して前記第 2のクロック信号として出力する第1の遅延手段を有す ることを特徴とする非同期リセット回路。

【請求項6】 請求項5に記載の非同期リセット回路に おいて、

前記第1の遅延手段の入力に反転素子を有することを特 徴とする非同期リセット回路。

【発明の詳細な説明】

【発明の腐する技術分野】本発明は、非同期リセット回 路に関し、特に、システムのクロック信号に同期して動 作している同期回路を非同期リセットする非同期リセッ ト回路に関する。

[0002]

【従来の技術】通常、システムのクロックに同期して動 作している同期回路をリセットする場合、仕様によりリ セットタイミングを規定し、そのリセットタイミングに おいて正常な動作を保証していることが多い。

- 【0003】しかし、このシステムと同期がとられてい ないシステムからのリセット信号を受け取る必要がある 場合や、マニュアルリセットが入る場合など、リセット タイミングを規定することが困難である場合がある。

【0004】図7は、従来の非同期リセット回路の一樽 成例を示す図である。

【0005】本従来例は図?に示すように、非同期リセ ット信号XRSがそのまま同期回路であるDプリップフ ロップ回路へ与えられている。

【0006】図8は、図7に示した非同期リセット回路 36 の動作を説明するための図であり、(a)は非同期リセ ット信号の立ち上がりが同期回路へのクロックのエッジ に重ならなかった場合の動作を示す図。(り)は非同期 リセット信号の立ち上がりがクロックのエッジとほとん ど同時である場合の動作を示す図である。

【0007】図?に示す回路においては、非同期リセッ ト信号の立ち上がり(リセット終了時)が、たまたま同 期回路へのクロックCKのエッジに重ならなかった場 合、図8(a)に示すように、リセットが正常に行わ れ、出力信号ODの初期値は確定する。

【0008】しかし、非同期リセット信号の立ち上がり がクロックのエッジとほとんど同時である場合は図8 (b)に示すように、同期回路のセットアップホールド タイミングのため、出力信号が不定になってしまう。そ のため、リセット後のシステムの初期値が定まらず、シ ステムが誤動作してしまう遅れがある。

【0009】なお、本従来側では、Dフリップフロップ 回路を挙げているが、この問題は他の任意の同期回路に ついても起こりろる。

【0010】図9は、特開平7-261878号公銀に 50 関示された非同期リセット方式を示す図であり、(a)

http://www4.ipdl.ncipi.go.jp/ticontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/N... 2/10/2006

. 3 は構成を示す回路ブロック図、(b)は(a)に示した 回路の動作を示すタイミングチャートである。

【①①11】本従来例においては、非同期リセット信号 XRSが入力されると、クロック信号に同期したクロッ ク信号1回期分のリセット信号DPが発生し、それによ りレジスタの入力がマスクされることで、リセット動作 が行われている。

【0012】しかし、図中の同期パルス発生回路内部に ある素子Aに着目すると、この素子は、図7に示したD フリップフロップ回路と同様に、同期クロックで動作 し、非同期の入力を持つため、上述したセットアップホ ールドタイミングの問題を有しており、非同期リセット 信号XRSの立ち上がりとクロックCKの立ち上がりと がほぼ同時である場合、出力が不定となってしまう。そ の結果としてマスク信号も不定となり、所望のリセット 動作が得られなくなってしまう。

【0013】図10は、特開平7-261878号公報 に開示された非同期リセット回路の他の構成例を示す回 路ブロック図である。

回路内部の同期回路では、上述したセットアップホール ドタイミングの問題を回避できていない。

【①①15】倒えば、MCKの立ち上がりとXRSの立 ち上がりとがほぼ同時である場合、クロック合成回路内 部で不定が生じ、所望の動作を得ることができない。 [0016]

【発明が解決しようとする課題】上述したような従来の 非同期リセット回路においては、非同期リセット回路内 部にある同期回路のセットアップホールドタイミングの 問題から、非同期リセット回路自身が正常に動作しない。30 ことを特徴とする。 リセットタイミングが存在してしまうという問題点があ る。

【0017】また、フリップフロップ等のようにゲート 数が多い素子を多用しているため、回路規模が大きくな り、容易に同期回路に付加しにくい上、回路面積が大き くコストがかかるという問題点がある。

【0018】本発明は、上述したような従来の技術が有 する問題点に鑑みてなされたものであって、非同期リセ ット信号がどのようなタイミングで入力された場合にお でコストのかからない非同期リセット回路を提供するこ とを目的とする。

[0019]

【課題を解決するための手段】上記目的を達成するため に本発明は、第1のクロック信号と該第1のクロック信 号とは同期していない非同期リセット信号とが入力さ れ、前記第1のクロック信号に基づいて駆動するととも に、前記非同期リセット信号に基づいてリセット動作が 行われる同期回路を有してなる非同期リセット回路にお

ち下がりが、該第1のクロック信号のエッジにかからな いような第2のクロック信号を生成し、出力する非同期 クロック生成手段と、前記第2のクロック信号に基づい て、前記非同期リセット信号から、立ち上がり及び立ち 下がりが前記第1のクロック信号のエッジにかからない リセット信号を生成し、出力するラッチ手段とを有し、 該ラッチ手段から出力されたリセット信号に基づいて前 記同期回路のリセット動作が行われることを特徴とす る.

10 【0020】また、前記ラッチ手段は、前記非同期リセ ット信号を、前記第2のクロック信号でラッチし、該第 2のクロック信号に同期させることにより、立ち上がり 及び立ち下がりが前記第1のクロック信号のエッジにか からないリセット信号を生成することを特徴とする。

【0021】また、前記非同期クロック生成手段は、前 記第1のクロック信号を所定時間だけ遅延して出力する 第1の遅延手段と、該第1に遅延手段から出力された信 号を所定時間だけ遅延して出力する第2の遅延手段と、 前記第1及び第2の遅延手段から出力された信号に基づ 【0014】本従来例においても、同様にクロック合成 20 いて前記第2のクロック信号を生成するXORゲートと を有することを特徴とする。

> 【0022】また、前記ラッチ手段は、前記非同期リセ ット信号を一方の入力とする第1のNORゲートと、前 記第2のクロック信号を一方の入力とする第2のNOR ゲートとを有し、前記第1のNORゲートの他方の入力 場子には前記第2のNORゲートの出力場子が接続さ れ、前記第2のNORゲートの他方の入力繼子には前記 第1のNORゲートの出力端子が接続され、前記第1の NORゲートの出力を前記リセット信号として出力する

> 【①①23】また、前記非同期クロック生成手段は、前 記第1のクロック信号を所定時間だけ遅延して前記第2 のクロック信号として出力する第1の返延手段を有する ことを特徴とする。

> 【()()24】また、前記第1の遅延手段の入力に反転素 子を育することを特徴とする。

【()()25】(作用)上記のように構成された本発明に おいては、非同期クロック生成手段において、入力され る第1のクロック信号から、立ち上がり及び立ち下がり いても確実に同期回路をリセットすることのできる簡便 40 が第1のクロック信号のエッジにかからないような第2 のクロック信号が生成され、その第2のクロック信号に 基づいて、外部から入力される非同期リセット信号か ら、立ち上がり及び立ち下がりが第1のクロック信号の エッジにかからないようなリセット信号が生成され、そ のリセット信号に基づいて、同期回路のリセット動作が 行われる。

【りり26】とのように、同期回路のリセット動作を行 うためのリセット信号が、常に、立ち上がり及び立ち下 がりが第1のクロック信号のエッジにかからないような いて、前記第1のクロック信号から、立ち上がり及び立 50 ものとなるので、非同期リセット信号がどのようなタイ

ミングで入力されても、確実に同期回路のリセットが行 われる。

[0027]

【発明の実施の形態】以下に、本発明の実施の形態につ いて図面を参照して説明する。

【0028】図1は、本発明の非同期リセット回路の実 施の一形態を示す図である。

【0029】本形態は図1に示すように、同期回路10 を駆動するために入力される第1のクロック信号CLK から、クロック信号CLKのエッジにかからないような 10 第2のクロック信号CLK2を生成し、出力する非同期 クロック生成回路20と、外部から入力される非同期リ セット信号XRSを、クロック信号CLK2でラッチす ることによりクロック信号CLK2に同期させ、それに より、クロック信号CLKのエッジにかからないリセッ ト信号XRS2を生成し、出力するラッチ回路30とか **ら構成されており、ラッチ回路30から出力されたりセ** ット信号XRS2が同期回路10に入力されるととで、 同期回路10のリセット動作が確実に行われている。

の一構成例を示す回路プロック図である。

【0031】本形態は図2に示すように、クロック信号 CLKを所定時間だけ遅延して出力する第1の遅延回路 21及び第2の遅延回路22と、遅延回路21、22の 出力を入力とし、クロック信号CLK2を生成して出力 するXORゲート23とから非同期クロック生成回路2 ①が構成されており、非同期リセット信号XRSを一方 の入力とするNORゲート31と、クロック信号CLK 2を一方の入力とするNORゲート32とからラッチ回 がりエッジで動作するフリップフロップ11と、クロッ ク信号CLKの立ち下がりエッジで動作するフリップフ ロップ12と、インバータ13とから同期回路10が標 成されている。

【0032】なお、遅延回路21においては、クロック 信号CLKが入力され、クロック信号CLKが所定の時 間だけ遅延した信号D1が出力され、遅延回路22にお いては、信号D1が入力され、遅延信号が所定の時間だ け遅延した信号D2が出力され、XORゲート23にお 排他的論理和が求められ、クロック信号CLK2として 出力される。

【0033】また、ラッチ回路30においては、NOR ゲート31,32の出力がそれぞれNORゲート32, 31の一方の入力とされ、NORゲート31の出力がリ セット信号XRS2として出力される。

【0034】ここで、非同期リセット信号XRSは通 富、Lowレベルであり、Highレベルでリセットが かかりはじめ、Lowレベルに復帰してリセット状態か ろ抜けるものとする。

【0035】以下に、上記のように構成された非同期リ セット回路の動作について説明する。

【0036】図3は、図2に示した非同期リセット回路 の動作を説明するためのタイミングチャートである。 【0037】クロック信号CLKが入力されると、ま ず、遅延回路21において、クロック信号CLKが所定 の時間だけ遅延した信号Dlが生成され、出力される。 【0038】遅延回路21から信号D1が出力される

と、遅延回路22において、信号D1が所定の時間だけ 遅延した信号D2が生成され、出力される。

【0039】遅延回路21、22から出力された信号D 1. D2は、XORゲート23に入力され、それによ り、信号D1の立ち上がりから信号D2の立ち上がりま での期間だけHighレベルとなる。クロック信号CL Kの倍クロック信号CLK2がXORゲート23から出 力される。

【0040】なお、XORゲート23から出力されるク ロック信号CLK2においては、Highレベルである 期間がクロック信号CLKのエッジとが重なることはな 【0030】図2は、図1に示した非同期リセット回路 20 く、このクロック信号CLK2によって非同期リセット 信号XRSがラッチされることになる。

> 【0041】XORゲート23から出力されたクロック 信号CLK2は、ラッチ回路30内のNORゲート32 に入力される。

> 【0042】一方、外部から入力された非同期リセット 信号XRSは、ラッチ回路30内のNORゲート31に 入力される。

【0043】その後、ラッチ回路30において、入力さ れたグロック信号CLK2によって非同期リセット信号 路30が構成されており、クロック信号CLKの立ち上 30 XRSがラッチされ、クロック信号CLKの立ち上がり あるいは立ち下がりに同期しないリセット信号XRS2 が出力される。ここで、ラッチ回路30から出力される リセット信号XRS2においては、非同期リセット信号 XRSの立ち上がりと同時に立ち下がるが、立ち上がる タイミングはXORゲート23の出力が且1ghレベル である時に限られる。

> 【0044】ととで、ラッチ回路30における動作につ いて詳細に説明する。

【0045】初期状態で、非同期リセット信号XRS及 いては、信号D1、D2が入力され、信号D1、D2の 40 びクロック信号CLK2がLowレベルである場合、リ セット信号XRS2は不定であるが、クロック信号CL K2の立ち上がりでリセット信号XRS2はHighレ ベルとなる。

> 【0046】その後、非同期リセット信号XRSがしゅ Wレベルである限り、クロック信号CLK2が変動して もリセット信号XRS2はHighレベルのままであ

【0047】非同期リセット信号XRSが立ち上がる と、同時にリセット信号XRS2はLowレベルとな 50 る。ここからは、非同期リセット信号XRSがHigh

レベルである限り、クロック信号CLK2が変動しても リセット信号XRS2はLowレベルに保たれる。

【0048】その後、非同期リセット信号XRSがし。 Wレベルとなることにより、非同期リセット信号XRS が終了するが、この時、クロック信号CLK2の状態に より、リセット信号XRS2の挙動が2通り有り得る。 【0049】まず、非同期リセット信号XRSがHig hレベルからLowレベルになった時にクロック信号C LK2がHighレベルであった場合。リセット信号X RS2は、非同期リセット信号XRSが且.ghレベル 10 台には適用することができないという欠点を有してい からし0wレベルに変わったと同時に立ち上がり、同期 回路10のリセットは終了する。この場合は、非同期リ セット信号XRSのタイミングとリセット信号XRS2 のタイミングとは同じである。

【0050】次に、非同期リセット信号XRSがHic h レベルからしow レベルになった時にクロック信号C LK2がLowレベルであった場合は、リセット信号X RS2は、クロック信号CLK2がHighレベルにな るまでLowレベルに保たれる。従って、リセット信号 信号XRSがLowレベルになった後におけるクロック 信号CLK2の立ち上がりと同時になる。

【0051】上述したように、リセット信号XRS2 は、非同期リセット信号XRSのタイミングにかかわら ず、クロック信号CLK2が日1ghレベルである場合 にのみ立ち上がる。

【0052】とのように、クロック信号CLK2が日」 ghレベルである期間は、リセット信号XRS2の立ち 上がりがクロック信号CLKの立ち上がり及び立ち下が りエッジにかからないことが保証されているため、リセ 30 【0063】 ット信号XRS2の立ち上がりが、クロック信号CLK の立ち上がり及び立ち下がりエッジにかかることはな く、それにより、同期回路10を確実にリセットするこ とができる。

【0053】図4は、図1に示した非同期リセット回路 の他の構成例を示す回路ブロック図である。

【0054】本形態は図4に示すように、図2に示した ものと比べて、遅延回路21がラッチ回路30と同期回 路上りとの間に設けられて構成されている点のみが異な り、他の構成については図2に示したものと同様であ る.

【0055】本形態においては、ラッチ回路30におい て非同期リセット信号XRSがクロック信号CLKに同 期化された後、遅延回路21において、ラッチ回路30 から出力された信号が、クロック信号CLKのエッジに かからないようにその立ち上がりのタイミングがずらさ れ、それにより、確実な非同期リセットが実現されてい る。リセットのかかりはじめに遅延がある点が、図2に 示したものと異なる。

の他の構成例を示す回路ブロック図である。

【0057】本形態は図5に示すように、図2に示した XORゲート23と遅延回路22とを使用せず、遅延回 路21にて遅延がかけられたクロック信号CLKによっ て、非同期リセット信号XRSがラッチされるだけの機 成である。

【0058】本形態においては、回路規模がさらに小さ くなるという効果があるが、その反面、同期回路内にお いて動作クロックの立ち下がりエッジも利用している場 る。

【0059】図6は、図1に示した非同期リセット回路 の他の構成例を示す回路ブロック図である。

【0060】本形態は図6に示すように、図5に示した ものと比べて、遅延回路21の入力に反転素子であるイ ンバータ24が設けられて構成されている点のみが異な り、他の構成については図りに示したものと同様であ る。

【0061】本形態においては、同期回路内部が動作り XRS2が目ighレベルになるのは、非同期リセット 20 ロックの立ち上がりエッジを利用せず。立ち下がりエッ ジのみを利用している場合に適用することができ、図5 に示したものと同様に回路規模の小型化を図ることがで きるという効果がある。

> 【0062】なお、図5及び図6に示したものにおいて も、図4に示したものと同様の発想で、遅延回路21 を、ラッチ回路30と同期回路10との間に配置する棒 成にすることができる。その場合も、リセットのかかり はじめに遅延がある点が、図5及び図6に示したものと 異なる。

【発明の効果】本発明は 以上説明したように構成され ているので、以下に記載するような効果を奏する。

【0064】(1)動作クロックのエッジにかからない クロック信号を生成し、その信号に非同期リセット信号 を同期させ、同期回路のセットアップ・ホールドタイミ ングの問題を回避しているため、非同期リセット信号が 入力されるタイミングによらず、同期回路を確実にリセ ットすることができる。

【0065】(2)ゲート麩の多いフリップフロップ回 40 路などを使用せず、少数の単純なゲート回路の組み合わ せで構成されているため、回路面積が小さくて済み、確 寒な非同期リセット回路を実現するためのコストアップ を防ぐことができる。

【りり66】(3)回路規模が小さく、他の回路ブロッ クに対して邪魔にならないため、非同期リセットを入力 する必要のある回路ブロックにこの回路を簡単に付加す ることができる。

【りり67】(4)動作クロックの立ち上がり及び立ち 下がりエッジのどちらにも非同期リセットのタイミング 【0056】図5は、図1に示した非同期リセット回路 50 が重ならないように構成されているため、非同期リセッ

(6)

特闘平11-150451

ト回路を付加するにあたり、同期回路内部で動作クロッ ク信号の立ち上がり及び立ち下がりエッジのどちらが使 われているか考慮する必要がない。

【図面の簡単な説明】

【図1】本発明の非同期リセット回路の実施の一形態を 示す図である。

【図2】図1に示した非同期リセット回路の一構成例を 示す回路ブロック図である。

【図3】図2に示した非同期リセット回路の動作を説明 するためのタイミングチャートである。

【図4】図1に示した非同期リセット回路の他の構成例 を示す回路ブロック図である。

【図5】図1に示した非同期リセット回路の他の構成例 を示す回路ブロック図である。

【図6】図1に示した非同期リセット回路の他の構成例 を示す回路ブロック図である。

【図?】従来の非同期リセット回路の一構成例を示す図 である。

【図8】図7に示した非同期リセット回路の動作を説明 するための図であり、(a)は非同期リセット信号の立*20 31.32

* ち上がりが同期回路へのクロックのエッジに重ならなか。 った場合の動作を示す図、(り)は非同期リセット信号 の立ち上がりがクロックのエッジとほとんど同時である 場合の動作を示す図である。

【図9】特闘平7-261878号公報に関示された非 同期リセット方式を示す図であり、(a) は構成を示す 回路プロック図、(b)は(a)に示した回路の動作を 示すタイミングチャートである。

【図10】特開平7-261878号公銀に関示された 10 非同期リセット回路の他の構成例を示す回路ブロック図 である。

【符号の説明】

1.0间期回路

11.12 フリップフロップ

13.24 インバータ

非同期クロック生成回路 20


21, 22 逐延回路

2.3 XORゲート


30 ラッチ回路

NORゲート


[図1]




[27]










(7) 特闘平11-150451







[図4]



(8)

特関平11-150451

